師資
陳凱現(xiàn)任南方科技大學深港微電子學院產(chǎn)學研教授，博士生和研究生導師，未來通信集成電路教育部工程研究中心執(zhí)行主任，目前開設量子計算低溫CMOS和微電子前沿創(chuàng)新與技術領導力等兩門研究生課程。陳凱教授博士畢業(yè)于美國加州大學伯克利分校電子工程與計算機科學系，曾任職于美國國家半導體公司（現(xiàn)德克薩斯儀器）仙童研究中心和IBM半導體研發(fā)中心，并有近20年在中美兩國的創(chuàng)業(yè)經(jīng)歷。
招聘信息
陳凱教授課題組常年招收博士生、碩士生，有意應聘者請將簡歷發(fā)送至陳凱郵箱。
聯(lián)系方式：[email protected]
教育經(jīng)歷
1992年-1997年，美國加州大學伯克利分校（UC Berkeley）電子工程，應用物理，博士/PhD
1988年-1989年，美國普度大學 電子工程，電子工程碩士/MSEE
1986年-1988年，美國韋恩州立大學 物理學 理學碩士/MA
1980年-1985年，清華大學，半導體器件與物理，工學學士
工作經(jīng)歷
2021年-至今，南方科技大學深港微電子學院，產(chǎn)學研教授
2018年-2020年，中國微納電子國家（重點）實驗室 籌備團隊負責人
2002年–2017年， 中國 鼎芯集團公司共同創(chuàng)始人、董事長兼CEO
2001年- 2002年， 香港 Authosis Inc風險投資公司高級副總裁兼半導體事業(yè)部總裁
1997年- 1999年， 美國 IBM半導體研發(fā)中心 顧問級工程師
1989年- 1992年， 美國 國家半導體公司（現(xiàn)德州儀器）仙童研究中心 高級工程師
主要榮譽
“中國信息產(chǎn)業(yè)年度新銳人物”
上海市浦東新區(qū)“科技領軍人物”
專業(yè)媒體評選的中國“25位最具影響力的IC人物”
中國半導體行業(yè)協(xié)會“十年風云人物”創(chuàng)業(yè)獎
研究方向
新原理憶n前沿CMOS器件物理、器件結構與設計、器件建模和工藝集成，包括量子計算4.2K-10mK超低溫cryogenic CMOS器件物理和電路設計用建模。
代表性論文
1. Kai Chen and Chenming Hu, “Performance and Vdd Scaling in Deep Submicrometer CMOS”, IEEE Journal of Solid-State Circuit（JSSC）, vol. 33, no. 10, pp. 1586-1589, October 1998；
2. Kai Chen, J.H. Huang, Jon Duster, Ping Ko and Chenming Hu, A MOSFET Electron Mobility Model of Wide Temperature Range (77K-400K) for IC Simulation, Semiconductor Science and Technology, pp. 355-358, vol. 12, no. 4, April 1997;
3. Kai Chen, G. Zhang, J. Duster, J.H. Huang, Z. Liu, P.K. Ko and C. Hu, MOSFET Inversion Layer Capacitance Model Based on Fermi-Dirac Statistics for Wide Temperature Range, IEEE Journal of Solid-State Electronics (ISSE), pp. 507-509, vol. 40, no. 3, March 1997.
4. Kai Chen, Chenming Hu, and Peng Fang, "Optimizing Quarter and Sub-Quarter Micron CMOS Circuit Speed Considering Interconnect Loading Effect", IEEE Transactions on Electron Devices (T-ED), Vol. 44, No. 9, 1997；
5. Kai Chen, Chenming Hu, Peng Fang, and Ashawant Gupta, "Experimental Confirmation of An Accurate CMOS Gate Delay Model for Gate Oxide and Voltage Scaling", IEEE Electron Device Letters (EDL), Vol. 18, No. 6, pp. 275-277, June 1997；
6. Kai Chen, H. C. Wann, J. Duster, M. Yoshida, P. Ko and C. Hu, "MOSFET Carrier Mobility Model Based on Gate Oxide Thickness, Threshold and Gate Voltages", IEEE Journal of Solid-State Electronics (SSE), pp. 1515-1518, Vol. 39, No. 10, October 1996；
7. Kai Chen, C. H. Wann, J. Duster, P. Ko and C. Hu, "The Impact of Device Scaling and Supply Voltage Change on CMOS Gate Performance", IEEE Electron Device Letters (EDL), pp. 202-204, Vol. 17, No. 5, May 1996.
8. Kai Chen, H. C. Wann, J. Duster, P. Pramanik, S. Nariani, P. Ko and C. Hu, "An Accurate Semi-Empirical Saturation Drain Current Model for LDD NMOSFET", IEEE Electron Device Letters (EDL), pp. 145-147, Vol. 17, No. 3, March 1996；
9. Kai Chen, Jian-hui Huang, James Z. Ma, Z.H. Liu, M.C. Jeng, Ping K. Ko and Chenming Hu, "Polysilicon Gate Depletion Effect on IC Performance", IEEE Journal of Solid-State Electronics, pp. 1975-1977, Vol. 38, No. 11, November 1995；
10. Qiuxia Xu and Kai Chen, “Physical Thickness 1.5nm HfZrO Negative Capacitance NMOSFETs”, submitted to IEEE Transactions on Electronics Devices (TED) accepted on 21, 2021;
11. Zhenbiao Li, Wenhai Ni, Jie Ma, Ming Li, Dequn Ma, Dong Zhao, Mehta J., D. Harman, Xianfeng Wang, K.K. O and Kai Chen, “A dual-Band CMOS Transceiver for 3G TD-SCDMA”, Digest of Technical Papers, IEEE International Solid-State Circuits Conference (ISSCC), pages 344-607, Feb. 2007;
12. Isabel Yang, Kai Chen and Lisa Su et al, “Sub-60nm Physical Gate Length SOI CMOS”, IEEE Electronics Device Meeting (IEDM) 1999.
13. Jiqing Lu , Wenhui Wang, Jinxuan Liang, Jun Lan , Longyang Lin,Feichi Zhou, Kai Chen, Guobiao Zhang , Mei Shen, and Yida Li "Contact Resistance Reduction of Low Temperature Atomic Layer Deposition ZnO Thin Film Transistor Using Ar Plasma Surface Treatment," in IEEE Electron Device Letters, vol. 43, no. 6, pp. 890-893, June 2022,doi:10.1109/LED.2022.3169345.
14. Muhammad Zaheer , Aziz-Ur-Rahim Bacha, Iqra Nabi , Jun Lan, Wenhui Wang, Mei Shen, Kai Chen et al, “All Solution-Processed Inorganic, Multilevel Memristors Utilizing Liquid Metals Electrodes Suitable for Analog Computing”，ACS Omega, 22/9/2022.
15. Guobiao Zhang, Hongyu Yu, Shenming Zhou and Kai Chen, “Methods for Making Three-Dimensional Module”. United States Patent and Trademark Office, CONFIRMATION NO.4882 FILING RECEIPT Date Mailed:12/20/2021.